求解FPGA这个计数器具体工作原理

发布网友 发布时间:2022-04-22 07:59

我来回答

2个回答

热心网友 时间:2022-06-18 05:19

  三个级联的16进制计数器,从0000,0000,0000开始计数,计数到0101,0000,0010(1282)时输出OUT高电平,然后,控制计数器重新载入0000,0000,0000.所以这个电路实现一个1282进制的计数器,输出脉冲OUT为时钟频率的1/1282,脉冲宽度与时钟相同。
  FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

热心网友 时间:2022-06-18 05:19

三个级联的16进制计数器,从0000,0000,0000开始计数,计数到0101,0000,0010(1282)时输出OUT高电平,然后,控制计数器重新载入0000,0000,0000.所以这个电路实现一个1282进制的计数器,输出脉冲OUT为时钟频率的1/1282,脉冲宽度与时钟相同

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com